News Center
アバールデータ、PCI Expressバス・ブリッジLSIを開発
[issued: 2007.09.26]
アバールデータは、組込用画像処理と大容量通信の高速化を可能にするPCI Express bus Bridge LSI「AAE-B04」を開発した。AAE-B04は、4レーンのPCI Expressの物理層、データリンク層、トランザクション層の処理回路を中心に、ローカルバス・コントローラ、メモリ・コントローラ、2チャンネルのDMAコントローラ、FPGAのコンフィギュレーション・ポート、I2Cシリアル・インターフェースなどを1チップに集積したシステム・オン・チップ(SoC)。このLSIにフラッシュメモリやDDR SDRAM、FPGAなどを接続すれば、PCI Expressのシリアルインターフェースを生かした大容量の画像処理システムや高速データ通信システムを容易に構成することができる。
AAE-B04は、27mm角の672ピンのEPGA(Enhanced Plastic Ball Grid Array)パッケージで、64ビットのバス幅と133MHzのバスクロックで最大1.06ギガバイト/秒のデータ帯域幅をもつローカルバス・コントローラを備え、1ギガビットのメモリチップで最大1ギガバイトの総容量のRAM、チップあたり128メガビットのフラッシュメモリで最大64メガバイトを扱うことができる。FPGAコンフィギュレーション・ポートは、アルテラのPSモード、ザイリンクスのSlaveシリアルモードに対応している他、2ポートのI2Cバス、1ポートの汎用シリアルバス、8ビットの汎用入出力を備えている。同社は、FA分野においても今後、高精細画像データの処理やセキュリティが必要になり、PCI Expressの採用が必須になるとし、自社のGigaチャネルシリーズ製品に組み込む他、デバイスとしての販売も予定している。
AAE-B04は、27mm角の672ピンのEPGA(Enhanced Plastic Ball Grid Array)パッケージで、64ビットのバス幅と133MHzのバスクロックで最大1.06ギガバイト/秒のデータ帯域幅をもつローカルバス・コントローラを備え、1ギガビットのメモリチップで最大1ギガバイトの総容量のRAM、チップあたり128メガビットのフラッシュメモリで最大64メガバイトを扱うことができる。FPGAコンフィギュレーション・ポートは、アルテラのPSモード、ザイリンクスのSlaveシリアルモードに対応している他、2ポートのI2Cバス、1ポートの汎用シリアルバス、8ビットの汎用入出力を備えている。同社は、FA分野においても今後、高精細画像データの処理やセキュリティが必要になり、PCI Expressの採用が必須になるとし、自社のGigaチャネルシリーズ製品に組み込む他、デバイスとしての販売も予定している。
Sponsor Links
TOP 10 ページ
Partner Solutions
EVENTS
-
CFdesignハンズオンセミナー(東京)
2008年 07月30日ー2008年07月30日
CAEソリューションズ飯田橋事務所 -
PVJapan 2008
2008年 07月30日ー2008年08月01日
東京ビッグサイト -
第26回関西CAE懇話会
2008年 07月25日ー2008年07月25日
兵庫県民会館









連絡先
アバールデータ
営業部
TEL:042-732-1030
FAX:042-732-1032


