 |
シャープは、半導体パッケージを積層する3次元システムインパッケージ(3D-SiP)において、接続端子ピッチを0.5mmに狭める技術を開発した。LSI実装面積の大幅な低減が可能となり、搭載する機器の小型化につながる。同技術を適用したデジタルカメラ用システムLSI｢LR38683｣と｢LR38682｣は、2005年6月にサンプル出荷を開始し、7月より量産出荷を行う。
今回開発した3D-SiPは、複数のパッケージを接続端子ピッチ0.5mmで積層し、3次元化することで、大幅な実装面積の削減を可能とする。メモリーだけでなく、ロジックICなどの多ピンデバイスや、異なるメーカーのデバイスを自由に組み合わせて積層できるため、ユーザーのさまざまなニーズに対応した超小型システムソリューションが容易に実現できるという。
同技術を適用した第一弾の製品であるLR38683およびLR38682のパッケージサイズは、14mm×14mm×1.7mm。これまで主流であった2パッケージ構成品と比べると、実装面積を338平方mmから196平方mmに約42％削減できる。｢これにより、デジタルカメラの軽量化と薄型化に貢献する｣(同社)
ちなみに両LSIは、DSP、32Mビットフラッシュメモリー、 256MビットSDRAM(LR38683は2個、LR38682は1個)を内蔵する。税込みサンプル価格は、LR38683が8,400円、LR38682が5,880円。生産個数は15万個／月の予定。
 |
| 端子ピッチ0.5mmのデジカメ用システムLSI｢LR38683｣
|
| |
 |
| |
|
